【摘要】为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG 生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。
【关键词】
《文学与文化》 2015-11-05
《新农业》 2015-11-05
《时代经贸》 2015-11-05
《新农业》 2015-11-05
《人生与伴侣》 2015-11-09
《统计与管理》 2015-11-06
《大陆桥视野》 2015-11-09
《宁波职业技术学院学报》 2015-11-06
010-56259535
关注中教数据库
Copyright © 2013-2016 ZJHJ Corporation,All Rights Reserved
个人中心
退出
发表评论
登录后发表评论 (已发布 0条)点亮你的头像 秀出你的观点